英特尔,3D堆叠CMOS晶体管与驱动器-GaN功率开关

随着人工智能和其他先进技术扩大了对加速计算的需求，芯片设计人员正在寻找在处理器内装入更多组件的方法，部分原因是服务器和笔记本电脑内的电路板不会威胁到超出其外壳的范围。

在正在进行的工作的一个例子中，英特尔研究人员在周六的一次技术活动中展示了与背面电源和直接背面接触相结合的3D堆叠CMOS晶体管。

该公司声称，同类首创的进步将有助于摩尔定律的继续发展，以扩展到未来半导体的更高性能。

“持续创新比以往任何时候都更加重要，”英特尔组件研究总经理Sanjay Natarajan在IEDM（IEEE国际电子器件会议）上发表的一份声明中表示。英特尔预计四年内将出现五个芯片节点，并需要新的芯片架构才能进入英特尔所说的“Angstrom 时代”。到那时，芯片内部的一些物理特征就无法再像今天那样以纳米或十亿分之一米为单位进行精确测量。对于埃，物理特征是十亿分之一米。

英特尔一年前设定了一个目标，即到2030年将摩尔定律扩展到单个处理器封装上的1万亿个晶体管。这大约是当时微芯片最高数量的10倍。摩尔定律指出，随着微芯片上晶体管数量的增加，计算机的速度和功能预计每两年就会翻一番。

周六，英特尔专家展示了3D堆叠CMOS（互补金属氧化物半导体）晶体管以及背面电源和背面接触。这意味着英特尔展示了以小至60 nm的缩小栅极间距垂直堆叠互补场效应晶体管的能力，这一工艺可实现面积效率——类似于两层或三层房屋如何提供更多平方英尺，同时大量使用较少的面积。

英特尔动画展示了带有白线的3D堆叠，表明电源轨道从硅下方移动，为硅上方的数据互连留出更多空间。（英特尔）

背面供电和直接背面接触仅仅意味着处理器的供电互连（或电线）被移至硅下方，以便为硅上方的数据互连留出更多空间。此外，电源互连可以做得更大，因此电阻更小。

英特尔在一份新闻稿中声称，垂直堆叠和背面功率表明该公司在全栅晶体管科学领域处于领先地位，“使其在竞争中处于领先地位”。

英特尔首次实施的背面供电预计将于2024年通过所谓的PowerVia投入生产。研究人员现在正在寻找超越PowerVia的其他工艺。

英特尔还成功演示了硅晶体管与氮化镓晶体管在同一300毫米晶圆上而不是在每个半导体封装上的大规模3D单片集成。该集成称为DrGaN，或驱动器-GaN功率开关。

英文原文：https://www.fierceelectronics.com/power-management/intel-says-latest-breakthroughs-chip-design-promise-more-moores-law